现代社会已进入信息时代，以集成电路为代表的微电子技术是信息产业的核心与基础，预计到2020年，世界信息产业将达到6万亿美元的规模。最近的统计表明，我国虽然已成为全球最大的地区性集成电路市场，但由于缺少具有自主知识产权的关键材料与核心技术，这已成为制约我国集成电路产业发展的瓶颈。
图1. 国际半导体技术发展蓝图（itrs）
自微电子集成电路技术诞生以来，一直遵循着摩尔定律的规律发展。根据“国际半导体技术发展路线图”（international
technology roadmap for semiconductors, itrs）预测（见图1），45纳米技术代以下，主流金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor，mosfet)器件的等效氧化物栅介质层厚度（equivalent oxide
thickness,eot）将小于1纳米。传统的多晶硅/sio2或sion/si结构，则由于显著的量子直接隧穿效应和多晶硅耗尽效应，器件性能急剧恶化。为此，引入新型的高介电常数（k）栅介质和金属栅材料成为集成电路可持续发展的必然选择。而新型的半导体衬底－高迁移率的沟道材料也成为一条制备高性能新型cmos（complementary
metal oxide semiconductor）器件富有吸引力的途径。
按照itrs预测，集成电路的高速发展至少将持续到2020年，2013年，集成电路进入32纳米技术代，2016年将进入22纳米技术代。每个技术代对集成电路的关键材料都有特定的需求。目前，intel已经在量产的45nm技术中，引入了高k材料/金属栅技术，其中高k栅介质采用的是原子层沉积技术制备的铪（hf）基氧化物材料。
原子层沉积技术(atomic
layer deposition, ald), 是一种可对膜厚进行近似亚单层（sub-monolayer）精确控制的化学气相沉积技术，自从2001年itrs将ald列入与微电子工艺兼容的候选技术以来，其发展势头强劲，这与它独特的自限制（self-limiting）生长原理密不可分，具有优异的三维贴合性（conformality）、大面积的均匀性、低的沉积温度(rt- 400 oc)、适合界面修饰等特点，在深亚微米集成电路用高k材料等的制备上显示出巨大的应用前景。
目前，在高k材料及其制备技术领域，我国拥有自主知识产权的材料与技术严重不足，这将极大妨碍我国集成电路跨越式发展战略目标的实现。因此，亟需开展极大规模集成电路用高k关键材料技术方面的研究工作。
